Percobaan 2 kondisi 8 :
Buatlah rangkaian T flip flop seperti gambar pada prcobaan dengan ketentuan input B0=0, B1=Don't care, B2=1
2. Rangkaian Simulasi
[Kembali]
- Sebelum simulasi
- Setelah Simulasi
Pada rangkaian ini menggunakan T flip flop, dimana T flip flop ini dibuat menggunakan J-K flip flop dan input dari T flip flop ini dihubungkan menjadi 1. Pada rangkaian, input R-S akan aktif jika berlogika 0 atau active low. input S dihubungkan ke B1= don't care dimana pada rangkaian dibuat berlogika 1, sedangkan input R dihubungkam ke B0 berlogika 0. Input J-K (toggle) dihubungkan menjadi satu ke VCC sehingga berlogika 1 dan input CLK aktif jika berlogika 0, pada kondisi ini dihubungkan ke B2 berlogika 1.
Karena input T berlogika 1 maka output (Q) yang dihasilkan akan berlogika 0 hal ini sesuai dengan karakteristiknya maka output Q akan berkebalikan dan untuk Q' akan berlogika 1
- HTML [download]
- Rangkaian Simulasi [download]
- Video [download]
- Datasheet 74LS112 [download]
Tidak ada komentar:
Posting Komentar