Laporan Akhir 1 M4

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja

5. Video

6. Analisa

7. Link Download

1. Jurnal [Kembali]

 
2. Alat dan Bahan [Kembali] 

1. Panel DL 2203C 

2. Panel DL 2203D 

3. Panel DL 2203S 

Gambar 1. Modul De Lorenzo

 

4. Jumper

Gambar 2. Jumper

 

 2.2 Bahan

1. IC 74111

 

 2. Switch (SW-SPDT)

Gambar 4. Switch

3. Power DC

Gambar 5 Power DC

4. logicprobe

Gambar 6. Logicprobe

5. Gerbang AND (IC 7048)

Gambar 7. IC 7048

 

3. Rangkaian Simulasi [Kembali]

 

 

4. Prinsip Kerja [Kembali]

 

Pada percobaan 1 ini, rangkaian terdiri dari 4 buah J-K Flip flop, 7 buah saklar SW-SPDT, 1 buah gerbang AND, 1 buah Inverter dan 4 buah logicprobe untuk output. Gerbang AND diberi input clock dan dihubungkan ke B2 untuk inputan pin CLK, pin S pada JK flip flop pertama dihubungkan ke B6', kedua dihubungkan ke B5, ketiga dihubungkan ke B4' dan keempat dihubungkan ke B3'. Pin J JK flip flop pertama dihubungkan ke output JK flipflop kedua, kedua dihubungkan ke output JK flipflop ketiga, ketiga dihubungkan ke output JK flip flop keempat sedangkan keempat dihubungkan ke B1. Pin K flip flop pertama dihubungkan ke Q' flip flop setelahnya begitu seterusnya sampai flip flop ketiga sedangkan flip flop keempat dihubungkan ke B1'. Pin R dihubungkan ke B0.

 

Rangkaian ini akan melakukan proses shift register dengan inputan pada setiap kondisi yaitu 1101.

Untuk memperoleh kondisi SISO, maka B3-B6 = 0; B0, B2= 1 dan B1=X (dont care).

Untuk memperoleh kondisi SIPO, maka B3-B6 = 0; B1=X (dont care); B0= 1; dan B2=↓, sehingga output yang diperoleh akan keluar serempak

Untuk memperoleh kondisi PISO, maka B3-B6 = X (dont care); B1=0 dan B0, B2 =1 dimana inputan dimasukkan secara serempak

Untuk memperoleh kondisi PIPO, maka B3-B6 = X (dont care); B0 = 1 dan B1, B2= 0

5. Video [Kembali]

 

6. Analisa [Kembali]

1. Analisa output yang dihasilkan tiap-tiap kondisi

Jawab    :

Pada rangkaian percobaan 1, terdapat 4 buah J-K Flip-flop. Inputan yang digunakan untuk semua kondisi adalah 1101↓↓↓

Kondisi Pertama

B3-B6 = 0; B0, B2 = 1 dan B1 = X

Rangkaian ini membutuhkan 4 kali clock input dan 4 kali clock output sehingga kondisi pertama ini disebut SISO (Serial In-Serial Out)

Kondisi Kedua

B3-B6 = 0; B1 = X; B0 = 1 dan B2 = ↓

Rangkaian ini membutuhkan 4 kali clock input dan 1 kali clock output sehingga kondisi kedua ini disebut SIPO (Serial In-Paralel Out)

Kondisi Ketiga

B3-B6 = X;  B1 = 0 dan B0, B2 = 1

Rangkaian ini membutuhkan 1 kali clock input secara serempak dan 4 kali clock output sehingga kondisi ketiga ini disebut PISO (Paralel In-Serial Out)

Kondisi Keempat

B3-B6 = X;  B0 = 1 dan B1, B2 =0

Rangkaian ini membutuhkan 1 kali clock input secara serempak dan 1 kali clock output secara serempak sehingga kondisi keempat ini disebut PIPO (Paralel In-Paralel Out)

 

2. Jika gerbang AND pada rangkaian dihapuskan, sumber clock dihubungkan langsung ke flip-flop, bandingkan output yang didapatkan

Jawab    :

Pada rangkaian, gerbang AND memiliki 2 input yaitu input sinyal clock dan satunya lagi dihubungkan ke saklar. Ketika saklar diatur berlogika 1 maka output gerbang AND akan clock, namun saat saklar berlogika 0, maka output AND akan selalu berlogika 0. Katika gerbang AND dihapus, maka pada pin CLK akan selalu clock, akibatnya output hanya akan menampilkan SISO dan PISO. Karena AND pada rangkaian juga berfungsi untuk mematikan sinyal clock. 

1

7. Link Download [Kembali]

- Link HTML [download]

- Link Rangkaian [download]

- Link Video [download]

- datasheet 74111 [download]

- gerbang AND [download]